

۱۵	پیشگفتار.....	
۱۷	فصل اول: مقدمه و تعاریف اساسی .....	
۱۷	۱-۱) طراحی خودکار .....	
۱۸	۲-۱) نمونه اولیه.....	
۱۸	۳-۱) تولید .....	
۲۰	۴-۱) ابزارهای طراحی بکمک کامپیوتر .....	
۲۰	۵-۱) مدلسازی سخت افزار .....	
۲۱	۶-۱) سطوح مختلف انتزاع.....	
۲۱	۷-۱) نمودار Y.....	
۲۲	۸-۱) بهینه سازی.....	
۲۳	۹-۱) سطح فیزیکی .....	
۲۳	۱۰-۱) سطح منطقی.....	
۲۳	۱۱-۱) سطح ریزمعماری .....	
۲۴	۱۲-۱) سطح معماری.....	
۲۴	۱۳-۱) سطح سیستم.....	
۲۴	۱۴-۱) شبیه ساز.....	
۲۵	۱۵-۱) ابزار سنتز.....	
۲۵	۱۶-۱) مراحل طراحی بکمک کامپیوتر .....	
۲۷	۱۷-۱) سخت افزارهای برنامه پذیر .....	
۲۷	۱۸-۱) مزایای استفاده از مدارات برنامه پذیر.....	
۳۱	فصل دوم : سخت افزارهای برنامه پذیر (PROM, PLA, PAL, GAL, SPLD).....	
۳۱	۱-۲) مقدمه.....	
۳۳	۲-۲) حافظه فقط خواندنی قابل برنامه ریزی(PROM).....	
۳۴	۳-۲) افزاره منطقی برنامه پذیر (PLD) .....	
۳۵	۴-۲) آرایه های منطقی قابل برنامه ریزی (PLA) .....	
۳۹	۵-۲) منطق آرایه ای برنامه پذیر (PAL).....	
۴۰	۱-۵-۲) منطق های آرایه ای قابل برنامه ریزی ترکیبی (Combinational PALs).....	
۴۳	۲-۵-۲) منطق آرایه ای قابل برنامه ریزی ترتیبی (Sequential PAL).....	
۴۶	۶-۲) منطق آرایه ای عمومی (GAL).....	
۴۸	۱-۶-۲) منطق آرایه ای عمومی ترکیبی (Combinational GAL).....	
۴۸	۱-۱-۶-۲) پیکربندی GAL16V8C.....	
۴۸	۲-۱-۶-۲) پیکربندی GAL16V8S.....	

۲-۶-۲) منطق آرایه ای عمومی ترتیبی (Sequential GAL) .....	۵۱
۷-۲) تکنولوژی ساخت PLD ها .....	۵۶
۱-۷-۲) افزاره منطقی برنامه پذیر دوقطبی (Bipolar PLD) .....	۵۶
۲-۷-۲) افزاره منطقی برنامه پذیر سیماس (CMOS PLD) .....	۵۸
۳-۷-۲) ابزارهای منطقی قابل برنامه ریزی و پاک شدن (EPLD ها) .....	۵۹
۴-۷-۲) تکنولوژی گیت شناور .....	۶۰
<b>فصل سوم : سخت افزارهای برنامه پذیر (MPGA , FPGA) .....</b>	
۱-۳) آرایه دروازه های برنامه پذیر نقابی (MPGA) .....	۶۱
۲-۳) آرایه دروازه های قابل برنامه ریزی میدانی (FPGA) .....	۶۲
۳-۳) مقایسه MPGA و FPGA .....	۶۳
۴-۳) مقایسه FPGA و CPLD .....	۶۴
۵-۳) انواع FPGA .....	۶۴
۱-۵-۳) انواع FPGA بر اساس ساختار منابع اتصالی .....	۶۵
۱-۵-۳-۱) ساختار مبتنی بر فیوز .....	۶۶
۲-۵-۳-۱) تکنولوژی EPROM و EEPROM .....	۶۶
۳-۵-۳-۱) سوچ های مبتنی بر SRAM .....	۶۸
۴-۵-۳-۱) تکنولوژی آنتی فیوز .....	۶۸
۲-۵-۳) انواع FPGA بر اساس نوع عناصر منطقی برنامه پذیر .....	۷۰
۱-۲-۵-۳) ساختار مبتنی بر جدول جستجو (LUT) .....	۷۰
۲-۲-۵-۳) ساختار مبتنی بر انتخاب کننده (MUX) .....	۷۱
۳-۵-۳) انواع FPGA بر اساس آرایش بلوکهای منطقی برنامه پذیر .....	۷۲
۱-۳-۵-۳) آرایه متقارن .....	۷۲
۲-۳-۵-۳) ساختار سطری .....	۷۲
۳-۳-۵-۳) PLD سلسله مراتبی .....	۷۲
۴-۳-۵-۳) انبوه دروازه ها .....	۷۳
۶-۳) کاربردهای FPGA .....	۷۴
۱-۶-۳) مدارات مجتمع با کاربرد خاص ASIC .....	۷۴
۲-۶-۳) جایگزینی تراشه های SSI .....	۷۴
۳-۶-۳) ساخت نمونه اولیه .....	۷۴
۴-۶-۳) ماشین های محاسباتی مبتنی بر FPGA .....	۷۵
۵-۶-۳) سخت افزار های قابل پیکربندی مجدد درجا .....	۷۵
۷-۳) شرکت های سازنده FPGA .....	۷۵



۱۱۸	متغیر (Variable) (۲-۱۲-۴)	۱۱۸
۱۱۸	سیگنال (Signal) (۳-۱۲-۴)	۱۱۸
۱۲۰	انواع داده (۱۳-۴)	۱۲۰
۱۲۱	انواع داده ای که در بسته های استاندارد تعریف شده (۱-۱۳-۴)	۱۲۱
۱۲۲	User-defined انواع (۲-۱۳-۴)	۱۲۲
۱۲۲	انواع صحیح (۱-۲-۱۳-۴)	۱۲۲
۱۲۲	انواع ممیز شناور (۲-۲-۱۳-۴)	۱۲۲
۱۲۲	انواع فیزیکی (Physical types) (۳-۱۳-۴)	۱۲۲
۱۲۴	انواع شمارشی (Enumerated Types) (۴-۱۳-۴)	۱۲۴
۱۲۶	انواع مرکب آرایه و رکورد (۵-۱۳-۴)	۱۲۶
۱۲۶	نوع آرایه ای (۱-۵-۱۲-۴)	۱۲۶
۱۲۸	نوع رکورد (۲-۵-۱۳-۴)	۱۲۸
۱۲۸	تبدیل نوع (۶-۱۳-۴)	۱۲۸
۱۳۱	خصیصه ها (۷-۱۳-۴)	۱۳۱
۱۳۱	خصایص سیگنال (۱-۷-۱۳-۴)	۱۳۱
۱۳۲	خصیصه های اسکالر (۲-۷-۱۳-۴)	۱۳۲
۱۳۳	خصیصه های آرایه (۳-۷-۱۳-۴)	۱۳۳
۱۳۳	عملگرها (۱۴-۴)	۱۳۳
۱۳۴	عملگرهای منطقی (۱-۱۴-۴)	۱۳۴
۱۳۵	عملگرهای رابطه ای (۲-۱۴-۴)	۱۳۵
۱۳۶	عملگرهای شیف (۳-۱۴-۴)	۱۳۶
۱۳۷	عملگرهای جمع (۴-۱۴-۴)	۱۳۷
۱۳۸	عملگرهای یکانی (۵-۱۴-۴)	۱۳۸
۱۳۹	عملگرهای متفرقه (۶-۱۴-۴)	۱۳۹
۱۴۰	مدلسازی رفتاری : دستورات ترتیبی (۱۵-۴)	۱۴۰
۱۴۱	پردازه (process) (۱-۱۵-۴)	۱۴۱
۱۴۳	دستور IF (۲-۱۵-۴)	۱۴۳
۱۴۴	دستور Case (۳-۱۵-۴)	۱۴۴
۱۴۷	دستور Loop (۴-۱۴-۴)	۱۴۷
۱۴۷	دستور Basic Loop (۱-۴-۱۵-۴)	۱۴۷
۱۴۸	دستور While-Loop (۲-۴-۱۵-۴)	۱۴۸
۱۴۹	دستور For-Loop (۳-۴-۱۵-۴)	۱۴۹
۱۴۹	دستورات Exit و Next (۵-۱۵-۴)	۱۴۹



۲-۵) طراحی مدارات ترکیبی کاربردی و استاندارد .....	۱۸۴
مثال ۵-۹) توصیف ساختاری یک مدار ترکیبی ساده.....	۱۸۴
مثال ۵-۱۰) بافر سه حالت ۸ بیتی .....	۱۸۶
مثال ۵-۱۱) مالتی پلکسر ۴ به ۱ سه بیتی .....	۱۸۷
مثال ۵-۱۲) دیکودر ۲ به ۴ .....	۱۸۸
مثال ۵-۱۳) جمع کننده n بیتی .....	۱۸۹
مثال ۵-۱۴) مقایسه کننده n بیتی .....	۱۹۰
مثال ۵-۱۵) یک ALU ی ساده .....	۱۹۱
مثال ۵-۱۶) ضرب کننده ۲ بیتی .....	۱۹۲
۳-۵) طراحی مدارات ترتیبی و ماشین حالت .....	۱۹۳
مثال ۵-۱۷) نگهدار D .....	۱۹۳
مثال ۵-۱۸) فلیپ فلاپ D .....	۱۹۴
مثال ۵-۱۹) یک JK فلیپ فلاپ.....	۱۹۵
مثال ۵-۲۰) ثبات n بیتی .....	۱۹۶
مثال ۵-۲۱) ثبات انتقالی .....	۱۹۷
مثال ۵-۲۲) شمارنده n بیتی .....	۱۹۸
مثال ۵-۲۳) ماشین حالت مور .....	۱۹۹
مثال ۵-۲۴) ماشین مور با ورودی ریست .....	۲۰۱
مثال ۵-۲۵) آشکارساز توالی بیت (ماشین مور).....	۲۰۳
مثال ۵-۲۶) ماشین میلی .....	۲۰۶
مثال ۵-۲۷) آشکارساز توالی بیت (ماشین میلی).....	۲۰۸
مثال ۵-۲۸) RAM با ورودی و خروجی مجزا.....	۲۱۰
مثال ۵-۲۹) RAM دو درگاه ۴×۴ .....	۲۱۱
مثال ۵-۳۰) RAM با گذرگاه ورودی/ خروجی دوطرفه .....	۲۱۳
مثال ۵-۳۱) حافظه فقط خواندنی (ROM).....	۲۱۴
مثال ۵-۳۲) مولد شکل موج.....	۲۱۵
مثال ۵-۳۳) مولد هوشمند شکل موج.....	۲۱۷
۴-۵) پردازنده های خاص .....	۲۱۹
مثال ۵-۳۴) محاسبه کننده ب.م.م ترکیبی.....	۲۱۹
مثال ۵-۳۵) محاسبه کننده ب.م.م ترتیبی (واحد کنترل با مسیر داده توکار).....	۲۲۰
مثال ۵-۳۶) محاسبه کننده ب.م.م (واحد کنترل و مسیر داده مجزا).....	۲۲۲
مثال ۵-۳۷) یک مدار پل ساده (واحد کنترل با مسیر داده توکار).....	۲۲۸
مثال ۵-۳۸) یک مدار پل ساده (واحد کنترل و مسیر داده مجزا).....	۲۳۰



۲۶۹	۸-۶) شبیه سازی طرح	۲۶۹
۲۷۰	۶-۸-۱) ایجاد شکل موج	۲۷۰
۲۷۰	۶-۸-۲) درج سیگنال های ورودی و خروجی	۲۷۰
۲۷۱	۶-۸-۳) تنظیم طول و مقیاس زمان شبیه سازی	۲۷۱
۲۷۲	۶-۸-۴) تنظیم ترتیب سیگنالها	۲۷۲
۲۷۲	۶-۸-۵) مقدار دهی به سیگنالها	۲۷۲
۲۷۳	۶-۹) اجرای برنامه شبیه ساز	۲۷۳
۲۷۳	۶-۹-۱) شبیه سازی عملیاتی	۲۷۳
۲۷۴	۶-۹-۲) شبیه سازی زمانی	۲۷۴
۲۷۵	۶-۹-۳) طراحی شماتیک با استفاده از ویرایشگر گرافیکی	۲۷۵
۲۷۵	۶-۱۰) ایجاد و ویرایش یک سمبل برای طرح VHDL	۲۷۵
۲۷۶	۶-۱۰-۱) درج سمبل های کتابخانه ای در طرح	۲۷۶
۲۷۷	۶-۱۰-۲) درج سمبل های ایجاد شده توسط کاربر	۲۷۷
۲۷۸	۶-۱۰-۳) رسم مدار شماتیک	۲۷۸
۲۷۹	۶-۱۱) طراحی سلسله مراتبی	۲۷۹
۲۸۰	۶-۱۲) گذاشتن برچسب برای سیم های اتصال	۲۸۰
۲۸۱	۶-۱۳) رسم خطوط باس	۲۸۱
۲۸۲	۶-۱۴) تهیه نسخه پشتیبان	۲۸۲
۲۸۴	۶-۱۵) تخصیص منابع تراشه به مدار	۲۸۴
۲۸۷	۶-۱۶) کتابخانه های MAX+PLUS II	۲۸۷
۲۸۸	۶-۱۶-۱) کتابخانه عناصر اولیه	۲۸۸
۲۸۸	۶-۱۶-۲) کتابخانه درشت تابع ها	۲۸۸
۲۸۹	۶-۱۶-۳) کتابخانه پیمانه های پارامتری	۲۸۹
۲۹۰	۶-۱۶-۳-۱) پیمانه LPM_ADD_SUB	۲۹۰
۲۹۰	۶-۱۶-۳-۲) پیمانه LPM_MUX	۲۹۰
۲۹۱	۶-۱۶-۳-۳) پیمانه LPM_ROM	۲۹۱
۲۹۱	۶-۱۶-۳-۴) استفاده پیمانه های پارامتری در زبان VHDL	۲۹۱
۲۹۲	۶-۱۶-۴) توابع MegaCore و OpenCore	۲۹۲
۲۹۲	۶-۱۷) باس چند بعدی	۲۹۲
۲۹۳	۶-۱۸) اتصال باس یک بعدی به باس چند بعدی	۲۹۳
۲۹۴	۶-۱۹) خطاهای رایج در ویرایش شماتیک	۲۹۴
۲۹۵	۶-۲۰) خطاهای رایج VHDL	۲۹۵



فصل هفتم : آزمایشگاه طراحی خودکار .....	۲۹۷
۱-۷) آزمایش اول : طراحی یک ثبات چهار بیتی با سیگنالهای کنترل Clear و Load .....	۲۹۷
۱-۱-۷) طراحی یک ثبات یک بیتی .....	۲۹۷
۱-۱-۱-۷) شبیه سازی عملیاتی .....	۲۹۸
۲-۱-۱-۷) شبیه سازی با خصوصیات زمانی خانواده Max 7000 .....	۲۹۸
۳-۱-۱-۷) شبیه سازی با خصوصیات زمانی خانواده Flex 10K .....	۲۹۸
۲-۱-۷) طراحی یک ثبات چهار بیتی .....	۲۹۹
۱-۲-۱-۷) شبیه سازی عملیاتی .....	۳۰۰
۳-۱-۷) پرسش ها .....	۳۰۰
۲-۷) آزمایش دوم : جمع کننده اشباعی علامت دار/ بدون علامت .....	۳۰۱
۱-۲-۷) شرح جمع کننده اشباعی .....	۳۰۱
۲-۲-۷) طراحی جمع کننده اشباعی علامت دار .....	۳۰۱
۳-۲-۷) ارزیابی طرح بر اساس یک محیط آزمایش .....	۳۰۲
۴-۲-۷) تحلیل زمانی .....	۳۰۳
۵-۲-۷) پرسش ها .....	۳۰۴
۳-۷) آزمایش سوم : طراحی یک ترکیب کننده گرافیکی .....	۳۰۵
۱-۳-۷) شرح ترکیب کننده گرافیکی .....	۳۰۵
۲-۳-۷) طراحی ضرب کننده .....	۳۰۶
۱-۲-۳-۷) استفاده از پیمانه LPM_MULT .....	۳۰۶
۲-۲-۳-۷) استفاده از پیمانه LPM_MUX .....	۳۰۷
۳-۳-۷) طراحی ترکیب کننده .....	۳۰۷
۴-۳-۷) اختیارات سنتز (حالت NORMAL) .....	۳۰۸
۵-۳-۷) اختیارات سنتز (حالت FAST) .....	۳۰۸
۶-۳-۷) پرسش ها .....	۳۰۹
۴-۷) آزمایش چهارم : تحلیل زمانی مدارها و خط لوله .....	۳۱۰
۱-۴-۷) انواع تحلیل زمانی .....	۳۱۰
۱-۱-۴-۷) ماتریس تأخیر .....	۳۱۰
۲-۱-۴-۷) ماتریس برقراری .....	۳۱۰
۳-۱-۴-۷) کارایی ثبت شده .....	۳۱۱
۲-۴-۷) تحلیل زمانی تمام جمع کننده .....	۳۱۱
۳-۴-۷) تحلیل زمانی جمع کننده سریال .....	۳۱۱
۴-۴-۷) تحلیل زمانی ضرب کننده بدون خط لوله .....	۳۱۲
۵-۴-۷) تحلیل زمانی ضرب کننده خط لوله .....	۳۱۲

۳۱۳	۶-۴-۷) شبیه سازی زمانی ضرب کننده خط لوله.....	۳۱۳
۳۱۳	۷-۴-۷) پیاده سازی مدار Blend بصورت خط لوله .....	۳۱۳
۳۱۴	۵-۷) آزمایش پنجم : آشنایی با DataPath و FSM.....	۳۱۴
۳۱۴	۱-۵-۷) طراحی حافظه استاتیک سنکرون با قابلیت انتقال بلوکی.....	۳۱۴
۳۱۴	۱-۱-۵-۷) ورودی ها .....	۳۱۴
۳۱۵	۲-۱-۵-۷) خروجی ها .....	۳۱۵
۳۱۵	۳-۱-۵-۷) مدار DataPath .....	۳۱۵
۳۱۷	۴-۱-۵-۷) پیاده سازی ماشین حالت.....	۳۱۷
۳۱۷	۵-۱-۵-۷) آزمایش طرح .....	۳۱۷
۳۱۷	۲-۵-۷) افزایش قابلیت صفر کردن بلوکی .....	۳۱۷
۳۱۸	۶-۷) آزمایش ششم : یک فیلتر پایین گذر ساده .....	۳۱۸
۳۱۸	۱-۶-۷) طراحی با VHDL .....	۳۱۸
۳۱۸	۲-۶-۷) شبیه سازی طرح .....	۳۱۸
۳۱۹	۷-۷) آزمایش هفتم : طراحی یک Register Box 4x4.....	۳۱۹
۳۱۹	۱-۷-۷) شرح جعبه ثبات .....	۳۱۹
۳۱۹	۲-۷-۷) طراحی جعبه ثبات بصورت شماتیک.....	۳۱۹
۳۱۹	۳-۷-۷) طراحی جعبه ثبات با زبان VHDL.....	۳۱۹
۳۲۰	۸-۷) آزمایش هشتم : طراحی یک سیستم پنجره های ثباتی همپوش.....	۳۲۰
۳۲۰	۱-۸-۷) شرح پنجره ثباتی همپوش .....	۳۲۰
۳۲۰	۲-۸-۷) جعبه ثبات ۶۸x۸ .....	۳۲۰
۳۲۰	۳-۸-۷) طراحی پنجره ثباتی همپوش.....	۳۲۰
۳۲۱	۹-۷) آزمایش نهم : تولید سیگنالهای کنترولی .....	۳۲۱
۳۲۱	۱-۹-۷) شرح آزمایش .....	۳۲۱
۳۲۱	۲-۹-۷) طراحی مدار .....	۳۲۱
۳۲۲	۱۰-۷) آزمایش دهم : چراغ های چشمک زن Flashing Lights .....	۳۲۲
۳۲۲	۱-۱۰-۷) شرح آزمایش.....	۳۲۲
۳۲۲	۲-۱۰-۷) طراحی ماشین حالت .....	۳۲۲
۳۲۳	۳-۱۰-۷) حافظه برنامه .....	۳۲۳
۳۲۳	۴-۱۰-۷) ثبات دستورالعمل (IR) .....	۳۲۳
۳۲۴	۵-۱۰-۷) ثبات های A و B .....	۳۲۴
۳۲۴	۶-۱۰-۷) مدار انتخاب کننده.....	۳۲۴
۳۲۵	۷-۱۰-۷) انجام آزمایش .....	۳۲۵