

پیشگفتار .....	ف
<b>فصل اول: مقدمه و تعاریف اساسی .....</b>	<b>۱</b>
۱-۱) طراحی خودکار .....	۱
۲-۱) نمونه اولیه .....	۲
۳-۱) تولید .....	۲
۴-۱) ابزارهای طراحی بکمک کامپیوتر (CAD Tools) .....	۴
۵-۱) مدل سازی سخت افزار (Hardware Modeling) .....	۴
۶-۱) سطوح مختلف انتزاع .....	۵
۷-۱) نمودار Y .....	۵
۸-۱) بهینه سازی .....	۶
۹-۱) سطح فیزیکی .....	۷
۱۰-۱) سطح منطقی .....	۷
۱۱-۱) سطح ریزمعماری .....	۷
۱۲-۱) سطح معماری .....	۸
۱۳-۱) سطح سیستم .....	۸
۱۴-۱) شبیه ساز .....	۸
۱۵-۱) ابزار سنتز .....	۹
۱۶-۱) مراحل طراحی بکمک کامپیوتر .....	۹
۱۷-۱) سخت افزارهای برنامه پذیر .....	۱۱
۱۸-۱) مزایای استفاده از مدارات برنامه پذیر .....	۱۱
<b>فصل دوم: سخت افزارهای برنامه پذیر .....</b>	<b>۱۵</b>
۱-۲) مقدمه .....	۱۵
۲-۲) حافظه فقط خواندنی قابل برنامه ریزی (PROM) .....	۱۷
۳-۲) افزاره منطقی برنامه پذیر PLD .....	۱۸
۴-۲) آرایه های منطقی قابل برنامه ریزی PLA .....	۱۹
۵-۲) منطق آرایه ای برنامه پذیر PAL .....	۲۳
۱-۵-۲) منطق های آرایه ای قابل برنامه ریزی ترکیبی Combinational PALs .....	۲۴
۲-۵-۲) منطق آرایه ای قابل برنامه ریزی ترتیبی Sequential PAL .....	۲۷
۶-۲) منطق آرایه ای عمومی (GAL) .....	۳۰
۱-۶-۲) منطق آرایه ای عمومی ترکیبی (Combinational GAL) .....	۳۲
۱-۱-۶-۲) پیکربندی GAL16V8C .....	۳۲
۲-۱-۶-۲) پیکربندی GAL16V8S .....	۳۲
۲-۶-۲) منطق آرایه ای عمومی ترتیبی (Sequential GAL) .....	۳۵

۴۰	۷-۲) فِتاوری ساخت PLD ها.....
۴۰	۱-۷-۲) افزاره منطقی برنامه پذیر دوقطبی (Bipolar PLD).....
۴۲	۲-۷-۲) افزاره منطقی برنامه پذیر سیماس (CMOS PLD).....
۴۳	۳-۷-۲) ابزارهای منطقی قابل برنامه‌ریزی و پاک شدن (EPLD) ها.....
۴۴	۴-۷-۲) فِتاوری گیت شناور.....
۴۵	<b>فصل سوم: زبان توصیف سخت‌افزار VHDL.....</b>
۴۷	۱-۳) ساختار کلی یک برنامه VHDL.....
۴۸	۱-۱-۳) بخش Entity.....
۵۰	۲-۱-۳) بخش Architecture.....
۵۲	۲-۳) انواع توصیف در زبان VHDL.....
۵۳	۳-۳) توصیف رفتاری : دستورات انتساب همروند.....
۵۳	۱-۳-۳) دستور انتساب سیگنال همروند ساده.....
۵۴	۲-۳-۳) توصیف VHDL مدارهای ترکیبی ساده.....
۵۵	۳-۳-۳) تعریف سیگنال داخلی.....
۵۶	۴-۳-۳) همروندی.....
۵۶	۵-۳-۳) زمان‌بندی رخدادها با استفاده از تأخیر.....
۵۷	۶-۳-۳) استفاده از نوع std_logic در تعریف سیگنال.....
۵۸	۷-۳-۳) تابع رزولوشن نوع std_logic.....
۵۹	۸-۳-۳) دستور انتساب سیگنال شرطی.....
۶۲	۹-۳-۳) استفاده از نوع std_logic_vector در تعریف سیگنال.....
۶۴	۱۰-۳-۳) عملگرهای محاسباتی و مقایسه‌ای.....
۶۵	۱۱-۳-۳) استفاده از نوع signed و unsigned در تعریف سیگنال.....
۶۸	۱۲-۳-۳) استفاده از نوع Integer در تعریف سیگنال.....
۶۹	۱۳-۳-۳) دستور انتساب سیگنال انتخابی.....
۷۱	۱۴-۳-۳) پیاده‌سازی توابع منطقی بر اساس جدول درستی.....
۷۲	۱۵-۳-۳) نوشتن برنامه آزمون (Testbench).....
۷۸	۴-۳) توصیف ساختاری.....
۷۹	۱-۴-۳) ایجاد نمونه مستقیم (Direct Instantiation).....
۸۰	۲-۴-۳) ایجاد نمونه با تعریف مؤلفه (Component Instantiation).....
۸۴	۳-۴-۳) طراحی سلسله مراتبی.....
۸۸	۴-۴-۳) زمان‌بندی و مدل‌سازی انواع تأخیر.....
۸۸	۱-۴-۴-۳) تأخیر لختی.....
۸۹	۲-۴-۴-۳) تأخیر انتقال.....

۹۱.....	تأخیر دلتا: (۳-۴-۴-۳)
۹۳.....	چند توصیف برای یک Entity (۵-۴-۳)
۹۵.....	دستور Generic (۶-۴-۳)
۹۸.....	دستور for generate (۷-۴-۳)
۱۰۳.....	توصیف رفتاری : دستورات ترتیبی (۵-۳)
۱۰۳.....	قالب دستور پردازش (process) (۱-۵-۳)
۱۰۴.....	لیست حساسیت (۲-۵-۳)
۱۰۵.....	توصیف مدارات ترکیبی با استفاده از پردازش (۳-۵-۳)
۱۰۷.....	دستور IF (۴-۵-۳)
۱۰۸.....	توصیف مدارات ترتیبی با استفاده از پردازش (۵-۵-۳)
۱۰۹.....	دستور Case (۶-۵-۳)
۱۱۱.....	توصیف ماشین حالت با استفاده از پردازش (۷-۵-۳)
۱۱۴.....	توصیف حافظه (۸-۵-۳)
۱۱۶.....	دستور Loop (۹-۵-۳)
۱۱۷.....	دستور Basic Loop (۱-۹-۵-۳)
۱۱۸.....	دستور While-Loop (۲-۹-۵-۳)
۱۱۸.....	دستور For-Loop (۳-۹-۵-۳)
۱۱۸.....	دستورات Exit و Next (۱۰-۵-۳)
۱۱۹.....	دستور wait (۱۱-۵-۳)
۱۲۰.....	دستور Null (۱۲-۵-۳)
۱۲۲.....	عناصر گرامری زبان VHDL (۶-۳)
۱۲۲.....	شناسه‌ها (۱-۶-۳)
۱۲۳.....	کلمات کلیدی (رزرو شده) (۲-۶-۳)
۱۲۴.....	اعداد (۳-۶-۳)
۱۲۴.....	کاراکترها، رشته‌ها و رشته‌های بیتی (۴-۶-۳)
۱۲۵.....	اشیاء داده‌ای : متغیرها، ثابت‌ها و سیگنال‌ها (۷-۳)
۱۲۶.....	ثابت (Constant) (۱-۷-۳)
۱۲۶.....	متغیر (Variable) (۲-۷-۳)
۱۲۷.....	سیگنال (Signal) (۳-۷-۳)
۱۲۹.....	انواع داده (۸-۳)
۱۳۰.....	انواع داده‌ای استاندارد (۱-۸-۳)
۱۳۱.....	انواع کاربرتعریف (۲-۸-۳)
۱۳۲.....	انواع کاربرتعریف صحیح (۱-۲-۸-۳)
۱۳۲.....	انواع کاربرتعریف ممیز شناور (۲-۲-۸-۳)

۱۳۳.....	انواع فیزیکی (Physical types) (۳-۸-۳)
۱۳۴.....	انواع شمارشی (Enumerated Types) (۴-۸-۳)
۱۳۵.....	انواع مرکب آرایه و رکورد (۵-۸-۳)
۱۳۵.....	نوع آرایه‌ای (۱-۵-۸-۳)
۱۳۷.....	نوع رکورد (۲-۵-۸-۳)
۱۳۹.....	تبدیل نوع (۶-۸-۳)
۱۴۱.....	خصیصه‌ها (۷-۸-۳)
۱۴۲.....	خصایص سیگنال (۱-۷-۸-۳)
۱۴۳.....	خصیصه‌های اسکالر (۲-۷-۸-۳)
۱۴۴.....	خصیصه‌های آرایه (۳-۷-۸-۳)
۱۴۵.....	عملگرها (۹-۳)
۱۴۵.....	عملگرهای منطقی (۱-۹-۳)
۱۴۶.....	عملگرهای رابطه‌ای (۲-۹-۳)
۱۴۷.....	عملگرهای شیفت (۳-۹-۳)
۱۴۹.....	عملگرهای جمع (۴-۹-۳)
۱۵۰.....	عملگرهای یکانی (۵-۹-۳)
۱۵۰.....	عملگرهای ضرب (۶-۹-۳)
۱۵۱.....	عملگرهای متفرقه (۷-۹-۳)
۱۵۲.....	برنامه‌های فرعی در VHDL (۱۰-۳)
۱۵۲.....	تابع (۱-۱۰-۳)
۱۵۳.....	روال (۲-۱۰-۳)
۱۵۵.....	کاربرد فایل در VHDL (۱۱-۳)
۱۵۵.....	تعریف فایل (۱-۱۱-۳)
۱۵۶.....	باز کردن و بستن فایل (۲-۱۱-۳)
۱۵۷.....	نوشتن در فایل (۳-۱۱-۳)
۱۵۸.....	خواندن از فایل (۴-۱۱-۳)
۱۶۰.....	کتابخانه و بسته‌ها (۱۲-۳)
۱۶۰.....	بکارگیری کتابخانه و بسته‌های موجود (۱-۱۲-۳)
۱۶۱.....	تعریف کتابخانه و بسته (۲-۱۲-۳)
۱۶۳.....	استفاده از مدل‌سازی گرافیکی و کاربرد آن در طراحی (۱۳-۳)
۱۶۴.....	ماشین حالت محدود (FSM) (۱-۱۳-۳)
۱۶۶.....	ماشین حالت محدود توسعه یافته (EFSM) (۲-۱۳-۳)
۱۷۲.....	شبکه پتری (PN) (۳-۱۳-۳)
۱۷۴.....	ارتباط ۴ فازه غیرهمزمان (۴-۱۳-۳)
۱۷۵.....	جمع‌بندی فصل (۱۴-۳)

۱۸۱	فصل چهارم: مجموعه مثال‌های کاربردی VHDL
۱۸۱	مثال ۱-۴) دروازه‌های منطقی پایه
۱۸۲	مثال ۱-۴) توصیف یک درایور (بافر)
۱۸۳	مثال ۲-۴) توصیف یک دروازه معکوس کننده
۱۸۴	مثال ۳-۴) توصیف دروازه AND دو ورودی
۱۸۵	مثال ۴-۴) توصیف دروازه OR دو ورودی
۱۸۶	مثال ۵-۴) توصیف یک NAND دو ورودی
۱۸۷	مثال ۶-۴) توصیف یک NOR دو ورودی
۱۸۸	مثال ۷-۴) توصیف یک XOR دو ورودی
۱۸۹	مثال ۸-۴) توصیف یک XNOR دو ورودی
۱۹۰	مثال ۲-۴) طراحی مدارات ترکیبی کاربردی و استاندارد
۱۹۰	مثال ۹-۴) توصیف ساختاری یک مدار ترکیبی ساده
۱۹۱	مثال ۱۰-۴) بافر سه‌حالت ۸ بیتی
۱۹۲	مثال ۱۱-۴) مالتی پلکسر ۴ به ۱ سه بیتی
۱۹۳	مثال ۱۲-۴) دیکودر ۲ به ۴
۱۹۴	مثال ۱۳-۴) جمع کننده n بیتی
۱۹۵	مثال ۱۴-۴) مقایسه کننده n بیتی
۱۹۶	مثال ۱۵-۴) یک ALU ی ساده
۱۹۷	مثال ۱۶-۴) ضرب کننده ۲ بیتی
۱۹۸	مثال ۳-۴) طراحی مدارات ترتیبی و ماشین حالت
۱۹۸	مثال ۱۷-۴) نگهدار D
۱۹۹	مثال ۱۸-۴) فلیپ فلاپ D
۲۰۰	مثال ۱۹-۴) یک JK فلیپ فلاپ
۲۰۱	مثال ۲۰-۴) ثبات n بیتی
۲۰۲	مثال ۲۱-۴) ثبات انتقالی
۲۰۳	مثال ۲۲-۴) شمارنده n بیتی
۲۰۴	مثال ۲۳-۴) ماشین حالت مور
۲۰۶	مثال ۲۴-۴) ماشین مور با ورودی ریست
۲۰۸	مثال ۲۵-۴) آشکارساز توالی بیت (ماشین مور)
۲۱۱	مثال ۲۶-۴) ماشین میلی
۲۱۳	مثال ۲۷-۴) آشکارساز توالی بیت (ماشین میلی)
۲۱۵	مثال ۲۸-۴) RAM با ورودی و خروجی مجزا
۲۱۶	مثال ۲۹-۴) RAM دو درگاه ۴×۴
۲۱۸	مثال ۳۰-۴) RAM با گذرگاه ورودی/ خروجی دوطرفه

۲۱۹.....	مثال ۴-۳۱) حافظه فقط خواندنی (ROM)
۲۲۰.....	مثال ۴-۳۲) مولد شکل موج
۲۲۲.....	مثال ۴-۳۳) مولد هوشمند شکل موج
۲۲۴.....	۴-۴) پردازنده‌های خاص
۲۲۵.....	مثال ۴-۳۴) محاسبه کننده ب.م.م ترکیبی
۲۲۶.....	مثال ۴-۳۵) محاسبه کننده ب.م.م ترتیبی (واحد کنترل با مسیر داده توکار)
۲۲۷.....	مثال ۴-۳۶) محاسبه کننده ب.م.م (واحد کنترل و مسیر داده مجزا)
۲۳۳.....	مثال ۴-۳۷) یک مدار پل ساده (واحد کنترل با مسیر داده توکار)
۲۳۵.....	مثال ۴-۳۸) یک مدار پل ساده (واحد کنترل و مسیر داده مجزا)
۲۳۹.....	۵-۴) طراحی یک ریزپردازنده ساده
۲۴۱.....	۴-۵-۱) طراحی مسیر داده
۲۴۲.....	۴-۵-۱-۱) انتخاب کننده
۲۴۳.....	۴-۵-۱-۲) بانک ثبات
۲۴۵.....	۴-۵-۱-۳) تعریف ALU
۲۴۶.....	۴-۵-۱-۴) بافر خروجی
۲۴۷.....	۴-۵-۲) واحد کنترل
۲۴۸.....	۴-۵-۲-۱) شمارنده برنامه PC
۲۴۹.....	۴-۵-۲-۲) ثبات دستورالعمل
۲۵۰.....	۴-۵-۲-۳) انتخاب کننده
۲۵۱.....	۴-۵-۲-۴) ماشین حالت واحد کنترل
۲۵۶.....	۵-۳) حافظه
۲۵۸.....	۵-۴) ساختار کلی طرح

**فصل پنجم: نرم افزار ModelSim..... ۲۵۹**

۲۶۰.....	۵-۱) ایجاد و تنظیم مسیر پوشه‌ی پروژه
۲۶۱.....	۵-۲) ایجاد پروژه جدید
۲۶۴.....	۵-۳) کامپایل پروژه و رفع خطاهای احتمالی
۲۶۶.....	۵-۴) شبیه‌سازی پروژه با استفاده از برنامه آزمون
۲۷۰.....	۵-۵) اعمال تغییرات در کد و شبیه‌سازی مجدد

**فصل ششم: سخت افزارهای برنامه پذیر..... ۲۷۳**

۲۷۳.....	۶-۱) آرایه‌ی دروازه‌های برنامه‌پذیر نقابی (MPGA)
۲۷۴.....	۶-۲) آرایه‌ی دروازه‌های قابل برنامه‌ریزی میدانی (FPGA)
۲۷۵.....	۶-۳) مقایسه FPGA و MPGA

۲۷۶	۴-۶) مقایسه CPLD و FPGA
۲۷۶	۵-۶) انواع FPGA
۲۷۷	۱-۵-۶) انواع FPGA بر اساس ساختار منابع اتصالی
۲۷۸	۱-۱-۵-۶) ساختار مبتنی بر فیوز
۲۷۸	۲-۱-۵-۶) فناوری EPROM و EEPROM
۲۸۰	۳-۱-۵-۶) سوئیچ‌های مبتنی بر SRAM
۲۸۰	۴-۱-۵-۶) فناوری آنتی فیوز
۲۸۲	۲-۵-۶) انواع FPGA بر اساس نوع عناصر منطقی برنامه پذیر
۲۸۲	۱-۲-۵-۶) ساختار مبتنی بر جدول جستجو (LUT)
۲۸۳	۲-۲-۵-۶) ساختار مبتنی بر انتخاب‌کننده (MUX)
۲۸۴	۳-۵-۶) انواع FPGA بر اساس آرایش بلوک‌های منطقی برنامه پذیر
۲۸۴	۱-۳-۵-۶) آرایه متقارن:
۲۸۴	۲-۳-۵-۶) ساختار سطری
۲۸۴	۳-۳-۵-۶) PLD سلسله مراتبی
۲۸۵	۴-۳-۵-۶) انبوه دروازه‌ها
۲۸۶	۶-۶) کاربردهای FPGA
۲۸۶	۱-۶-۶) مدارات مجتمع با کاربرد خاص ASIC
۲۸۶	۲-۶-۶) جایگزینی تراشه‌های SSI
۲۸۶	۳-۶-۶) ساخت نمونه اولیه
۲۸۷	۴-۶-۶) ماشین‌های محاسباتی مبتنی بر FPGA
۲۸۷	۵-۶-۶) سخت‌افزارهای قابل پیکربندی مجدد درجا
۲۸۷	۷-۶) شرکت‌های سازنده FPGA
۲۸۸	۸-۶) FPGAهای شرکت Actel
۲۸۹	۹-۶) FPGAهای شرکت AT&T
۲۹۰	۱۰-۶) FPGAهای شرکت Altera
۲۹۰	۱-۱۰-۶) خانواده FLEX 8000
۲۹۳	۲-۱۰-۶) خانواده FLEX 1000
۲۹۴	۱۱-۶) FPGAهای شرکت Quicklogic
۲۹۶	۱۲-۶) FPGAهای شرکت Xilinx
۲۹۶	۱۳-۶) FPGAهای سری XC4000 از شرکت Xilinx
۲۹۹	۱-۱۳-۶) بلوک منطقی برنامه پذیر (CLB)
۳۰۲	۲-۱۳-۶) بلوک ورودی و خروجی (IOB)
۳۰۳	۳-۱۳-۶) اتصالات قابل برنامه‌ریزی

۳۰۹.....	فصل هفتم: نرم افزار Quartus II.....
۳۰۹.....	۱-۷ ابزارهای Quartus II.....
۳۰۹.....	۱-۱-۷ ویرایشگر متنی (Text Editor).....
۳۱۰.....	۲-۱-۷ ویرایشگر گرافیکی (Graphic Editor).....
۳۱۰.....	۳-۱-۷ نمایشگر سلسله مراتبی (Hierarchy Display).....
۳۱۰.....	۴-۱-۷ ویرایشگر نماد (Symbol Editor).....
۳۱۱.....	۵-۱-۷ ویرایشگر ماشین حالت (State Machine Editor).....
۳۱۱.....	۶-۱-۷ ابزار طراحی در سطح سیستم Qsys.....
۳۱۱.....	۷-۱-۷ ویرایشگر شکل موج (Waveform Editor).....
۳۱۱.....	۸-۱-۷ ویرایشگر نقشه‌ی پایه‌ها (Pin Planner).....
۳۱۲.....	۹-۱-۷ کامپایلر (Compiler).....
۳۱۳.....	۱۰-۱-۷ شبیه‌ساز (Simulator).....
۳۱۴.....	۲- مراحل مختلف انجام یک پروژه در نرم‌افزار Quartus II.....
۳۱۴.....	۱-۲-۷ ایجاد یک پروژه جدید.....
۳۱۷.....	۲-۲-۷ توصیف طرح به زبان VHDL.....
۳۱۷.....	۳-۲-۷ تعیین بالاترین سطح سلسله مراتب طرح.....
۳۱۷.....	۴-۲-۷ کامپایلر طرح.....
۳۲۰.....	۳-۷ شبیه‌سازی طرح با اعمال شکل موج.....
۳۲۰.....	۱-۳-۷ ایجاد یک پنجره جدید برای ویراستار شکل موج.....
۳۲۱.....	۲-۳-۷ افزودن نام سیگنال‌ها به پنجره شکل موج.....
۳۲۲.....	۳-۳-۷ تنظیم طول و مقیاس زمان شبیه‌سازی.....
۳۲۳.....	۴-۳-۷ تنظیم ترتیب سیگنال‌ها.....
۳۲۳.....	۵-۳-۷ مقداردهی به سیگنال‌های ورودی.....
۳۲۵.....	۶-۳-۷ انتخاب شبیه‌ساز.....
۳۲۵.....	۷-۳-۷ اجرای شبیه‌سازی عملیاتی.....
۳۲۶.....	۸-۳-۷ اجرای شبیه‌سازی زمانی.....
۳۲۷.....	۴-۷ شبیه‌سازی طرح با نوشتن برنامه آزمون.....
۳۲۷.....	۱-۴-۷ معرفی مسیر برنامه شبیه‌ساز Altera ModelSim.....
۳۲۷.....	۲-۴-۷ انجام تنظیمات مربوط شبیه‌سازی.....
۳۳۰.....	۳-۴-۷ اجرای شبیه‌سازی عملیاتی.....
۳۳۰.....	۴-۴-۷ اجرای شبیه‌سازی زمانی.....
۳۳۲.....	۵-۷ طراحی شماتیک با استفاده از ویرایشگر گرافیکی.....
۳۳۲.....	۱-۵-۷ ایجاد و ویرایش یک نماد برای طرح VHDL.....
۳۳۳.....	۲-۵-۷ درج نمادهای کتابخانه‌ای در طرح.....



۳۳۳	رسم مدار شماتیک ..... (۳-۵-۷)
۳۳۶	طراحی سلسله مراتبی ..... (۴-۵-۷)
۳۴۰	گذاشتن برچسب برای سیم‌های اتصال ..... (۵-۵-۷)
۳۴۱	رسم خطوط باس ..... (۶-۵-۷)
۳۴۲	تخصیص منابع تراشه به مدار ..... (۶-۷)
۳۴۲	انتخاب تراشه برنامه‌پذیر ..... (۱-۶-۷)
۳۴۳	طرح‌ریزی پایه‌ها (Pin Planner) ..... (۲-۶-۷)
۳۴۶	طرح‌ریزی تراشه (Chip Planner) ..... (۳-۶-۷)
۳۴۷	برنامه‌ریزی تراشه ..... (۷-۷)
۳۴۷	تعیین وضعیت پایه‌های استفاده نشده‌ی تراشه ..... (۱-۷-۷)
۳۴۹	تولید فایل برنامه‌ریزی تراشه FPGA ..... (۲-۷-۷)
۳۴۹	انتخاب پروگرامر و شروع برنامه‌ریزی ..... (۳-۷-۷)
۳۴۹	چند نکته کاربردی مفید ..... (۸-۷)
۳۵۰	استفاده از قالب کدهای آماده ..... (۱-۸-۷)
۳۵۰	نام‌گذاری فایل VHDL ..... (۲-۸-۷)
۳۵۱	افزودن فایل جاری به پروژه ..... (۳-۸-۷)
۳۵۱	پاک کردن انتساب‌ها ..... (۴-۸-۷)
۳۵۱	کپی برداری از پروژه ..... (۵-۸-۷)
۳۵۲	تهیه نسخه پشتیبان از پروژه ..... (۶-۸-۷)
۳۵۳	<b>فصل هشتم: آزمایشگاه طراحی خودکار.....</b>
۳۵۴	آزمایش اول : طراحی یک ثبات چهاربیتی با سیگنال‌های کنترل Load و Clear ..... (۱-۸)
۳۵۴	طراحی ثبات چهاربیتی ..... (۱-۱-۸)
۳۵۴	شبیه‌سازی عملیاتی در ModelSim ..... (۲-۱-۸)
۳۵۴	شبیه‌سازی عملیاتی در Quartus II ..... (۳-۱-۸)
۳۵۴	شبیه‌سازی با خصوصیات زمانی تراشه‌ی مقصد ..... (۴-۱-۸)
۳۵۵	برنامه‌ریزی روی FPGA ..... (۵-۱-۸)
۳۵۵	پرسش‌ها ..... (۶-۱-۸)
۳۵۶	آزمایش دوم : جمع‌کننده اشباعی بدون علامت ..... (۲-۸)
۳۵۶	شرح جمع‌کننده اشباعی ..... (۱-۲-۸)
۳۵۶	شماتیک جمع‌کننده اشباعی بدون علامت ..... (۲-۲-۸)
۳۵۶	طراحی جمع‌کننده اشباعی علامت‌دار ..... (۳-۲-۸)
۳۵۷	ارزیابی طرح بر اساس یک محیط آزمایش ..... (۴-۲-۸)
۳۵۸	تحلیل زمانی مدارات ترکیبی ..... (۵-۲-۸)

۳۵۸.....	۶-۲-۸ پرسش‌های آزمایش ۲.....
۳۵۹.....	۳-۸ آزمایش سوم : طراحی یک ترکیب‌کننده گرافیکی.....
۳۵۹.....	۱-۳-۸ شرح ترکیب‌کننده گرافیکی.....
۳۶۰.....	۲-۳-۸ طراحی ضرب کننده مخصوص ترکیب‌کننده.....
۳۶۰.....	۱-۲-۳-۸ استفاده از پیمانۀ LPM_MULT.....
۳۶۱.....	۲-۲-۳-۸ استفاده از پیمانۀ LPM_MUX.....
۳۶۱.....	۳-۳-۸ طراحی ترکیب‌کننده.....
۳۶۲.....	۴-۳-۸ اختیارات سنتز.....
۳۶۲.....	۵-۳-۸ پرسش‌های آزمایش ۳.....
۳۶۳.....	۴-۸ آزمایش چهارم : تحلیل زمانی مدارها و خط لوله.....
۳۶۳.....	۱-۴-۸ انواع تحلیل زمانی.....
۳۶۳.....	۱-۱-۴-۸ تأخیر پایه به پایه از ورودی به خروجی.....
۳۶۳.....	۲-۱-۴-۸ تأخیر کلاک تا خروجی.....
۳۶۳.....	۳-۱-۴-۸ زمان برقراری.....
۳۶۴.....	۴-۱-۴-۸ زمان نگهداشت.....
۳۶۴.....	۵-۱-۴-۸ تأخیر طولانی‌ترین مسیر.....
۳۶۴.....	۲-۴-۸ تحلیل زمانی تمام جمع کننده.....
۳۶۵.....	۳-۴-۸ تحلیل زمانی جمع کننده سریال.....
۳۶۵.....	۴-۴-۸ تحلیل زمانی ضرب کننده بدون خط لوله.....
۳۶۵.....	۵-۴-۸ تحلیل زمانی ضرب کننده خط لوله.....
۳۶۶.....	۶-۴-۸ شبیه‌سازی زمانی ضرب کننده خط لوله.....
۳۶۶.....	۷-۴-۸ پیاده‌سازی مدار ترکیب بصورت خط لوله.....
۳۶۷.....	۵-۸ آزمایش پنجم : آشنایی با DataPath و FSM.....
۳۶۷.....	۱-۵-۸ طراحی حافظه استاتیک سنکرون با قابلیت انتقال بلوکی.....
۳۶۷.....	۱-۱-۵-۸ ورودی‌ها.....
۳۶۷.....	۲-۱-۵-۸ خروجی‌ها.....
۳۶۸.....	۳-۱-۵-۸ مدار مسیر داده.....
۳۶۸.....	۴-۱-۵-۸ پیاده‌سازی ماشین حالت.....
۳۷۰.....	۵-۱-۵-۸ آزمایش طرح.....
۳۷۰.....	۲-۵-۸ افزایش قابلیت صفر کردن بلوکی.....
۳۷۱.....	۶-۸ آزمایش ششم : یک فیلتر پایین گذر ساده.....
۳۷۱.....	۱-۶-۸ طراحی با VHDL.....
۳۷۱.....	۲-۶-۸ شبیه‌سازی طرح.....
۳۷۱.....	۳-۶-۸ سنتز طرح.....

۳۷۲.....	۷-۸) آزمایش هفتم : طراحی یک جعبه ثبات ۳۲×۸.....
۳۷۲.....	۱-۷-۸) شرح جعبه ثبات.....
۳۷۲.....	۲-۷-۸) طراحی جعبه ثبات بصورت شماتیک.....
۳۷۲.....	۳-۷-۸) طراحی جعبه ثبات با زبان VHDL.....
۳۷۲.....	۴-۷-۸) شبیه‌سازی طرح.....
۳۷۳.....	۸-۸) آزمایش هشتم : طراحی یک سیستم پنجره‌های ثباتی همپوش.....
۳۷۳.....	۱-۸-۸) شرح پنجره ثباتی همپوش.....
۳۷۳.....	۲-۸-۸) جعبه ثبات ۶۸×۸.....
۳۷۳.....	۳-۸-۸) طراحی پنجره ثباتی همپوش.....
۳۷۴.....	۹-۸) آزمایش نهم: تولید سیگنال‌های کنترلی.....
۳۷۴.....	۱-۹-۸) شرح آزمایش.....
۳۷۴.....	۲-۹-۸) طراحی مدار.....
۳۷۴.....	۳-۹-۸) شبیه‌سازی طرح.....
۳۷۵.....	۱۰-۸) آزمایش دهم: چراغ‌های چشمک‌زن Flashing Lights.....
۳۷۵.....	۱-۱۰-۸) شرح آزمایش.....
۳۷۵.....	۲-۱۰-۸) طراحی ماشین حالت.....
۳۷۶.....	۳-۱۰-۸) حافظه برنامه.....
۳۷۶.....	۴-۱۰-۸) ثبات دستورالعمل (IR).....
۳۷۷.....	۵-۱۰-۸) ثبات‌های Accumulator و Light.....
۳۷۷.....	۶-۱۰-۸) مدار انتخاب‌کننده.....
۳۷۸.....	۷-۱۰-۸) انجام آزمایش.....
۳۷۹.....	فهرست منابع.....

