"لچ استاتیک مقاوم در برابر خطای نرم با تأخیر و توان مصرفی پایین"

چکیده مقاله

اهمیت قابلیت اطمینان مدارها و خصوصاً اثر تشعشعات کیهانی و اشکالات ناشی از برخورد این ذرات به مدارات، با پیشرفت تکنولوژیِ ساخت مدارهای مجتمع و گذر از ابعاد میکرومتر به نانومتر به صورت چشمگیری افزایش یافته است. در این مقاله یک لچ مقاوم در برابر خطای نرمِ ناشی از برخورد ذرات پرانرژی به سطح تراشه، جهت کاربرد در مدارهای با قابلیت اطمینان بالا معرفی میگردد. اساس روش پیشنهادی، استفاده از فیدبکهای چندگانه به هنگام قرارگیری لچ در وضعیت نگهداری از داده است. شبیهسازیهای انجامشده با نرمافزار HSPICE در گوشههای تکنولوژی 56 نانومتر و شرایط محیطی مختلف، نشان میدهد ساختار پیشنهادی قادر به حذف اثرات تکرخداد و نیز چندرخداد واژگونی بوده و در مقایسه با سایر مدارات مشابه حداقل دارای کاهش حدود 31 درصدی پارامترهای تأخیر و توان مصرفی میباشد.