کتاب طراحی خودکار مدارهای دیجیتال (ویرایش اول)

نام کتاب: طراحی خودکار مدارهای دیجیتال (FPGA, VHDL, MAX+PLUS II)

مولف: حسین صباغیان بیدگلی

ناشر: جنگل

قطع: وزیری

تیراژ: 1500 نسخه

نوبت چاپ: اول

سال انتشار: 1384

ویراستار علمی: علیرضا فرجی

ویراستار ادبی: عباس حسین آبادی

لیتوگرافی: واصف

قیمت: 27000 ریال

شابک: 3-18-8917-964

تلفن مرکز پخش: 66482830-66495375

 

طراحی خودکار بمعنی توصیف طرح با یک زبان توصیف سخت افزار (HDL) و استفاده از ابزار نرم افزاری مناسب جهت شبیه سازی، سنتز و پیاده ساری نمونه اولیه در سخت افزارهای برنامه پذیر می باشد. کتاب حاضر مطابق سرفصل درس "طراحی خودکار مدارهای دیجیتال" تالیف شده و شامل هفت فصل است.

 

فصل اول: مقدمه و تعاریف اساسی (ch1.ppt)

فصل دوم: سخت افزارهای برنامه پذیر (PROM, PLA, PAL, GAL, SPLD) (ch2.ppt)

فصل سوم: سخت افزارهای برنامه پذیر (MPGA , FPGA) (ch3.ppt)

فصل چهارم: زبان توصیف سخت افزار VHDL ا (ch45.ppt)

فصل پنجم: مجموعه مثال های کاربردی از VHDL

فصل ششم: نرم افزار MAX+PLUS II   (ch6.ppt)

فصل هفتم: آزمایشگاه طراحی خودکار

 

برای دانلود فهرست کامل کتاب اینجا را کلیک کنید.

 

کد VHDL مربوط به مثال های فصل 5 بصورت یکجا از لینک زیر قابل دانلود است:

 

VHDL Examples (All Example.zip)

 

عنوان تک تک مثال‌ها به شرح زیر است: 

Chapter 5

 

Section 5-1 : Basic gates

Example(5-1): Tri-state buffer(1.vhd)

Example(5-2): Inverter(2.vhd)

Example(5-3): AND gate(3.vhd)

Example(5-4): OR gate(4.vhd)

Example(5-5): NAND gate(5.vhd)

Example(5-6): NOR gate(6.vhd)

Example(5-7): XOR gate(7.vhd)

Example(5-8): XNOR gate(8.vhd)

 

Section 5-2 : Combinational Circuits

Example(5-9): A simple combinational circuit(9.vhd)

              Structural Model               

Example(5-10): VHDL model for tri state driver(10.vhd)

Example(5-11): A 4:1 multiplexor(11.vhd)

Example(5-12): A 2:4 Decoder(12.vhd)

Example(5-13): n-bit adder(13.vhd)

Example(5-14): n-bit Comparator(14.vhd)

Example(5-15): Simple ALU with 4 operation(15.vhd)

Example(5-16): 2 bit ´ 2 bit multiplier(16.vhd)

 

Section 5-3 : Sequential Circuits (State Machine)

Example(5-17): Simple D Latch with no clock sigal(17.vhd)

Example(5-18): D Flip-Flop(18.vhd)

Example(5-19): JK Flip-Flop with reset(19.vhd)

Example(5-20): n-bit Register(20.vhd)

Example(5-21): 3-bit Shift-Register(21.vhd)

Example(5-22): n-bit counter(22.vhd)

Example(5-23): FSM (Finite State Machine) modeling(23.vhd)

Example(5-24): FSM (Finite State Machine) modeling(with reset)(24.vhd)

Example(5-25): FSM (Finite State Machine) modeling(25.vhd)

                           Detector of “1110101101” Sequence (Moore machine)

Example(5-26): FSM (Finite State Machine) modeling Moore machine(26.vhd)

Example(5-27): FSM (Finite State Machine) modeling(27.vhd)

                           Detector of “1011” Sequence as Mealy state machine

Example(5-28): RAM with separated input output(28.vhd)

               No RD input (output always enable)

Example(5-29): a simple 4*4 RAM module(29.vhd)

Example(5-30): RAM with bidirectional in/out data bus(30.vhd)

Example(5-31): ROM 8´8(31.vhd)

Example(5-32): Waveform generator(32.vhd)

Example(5-33): Smart Waveform generator(33.vhd)

                

Section 5-4 : Special Processor

Example(5-34): Behvaior Design of GCD calculator combinational(34.vhd)

Example(5-35): GCD design using FSMD(35.vhd)

                           control(FSM) with internal data path

Example(5-36): GCD CALCULATOR (FSM + DataPath)(36.vhd)

                          put components in separate files

Example(5-37): Simple Bridge (FSMD modeling)(37.vhd)

Example(5-38): Simple Bridge(38.vhd)

                           RT level design using Controller(FSM) + DataPath

 

Section 5-5 : A Simple Microprocessor

Datapath VHDL structural modeling (datapath.vhd)composed of Multiplexor, Register File and ALU

    multiplexor of datapath unit (smallmux.vhd) three 16 bit inputs and one 16 bit output

    Register Files (16*16) (reg_file.vhd) 4-bit address bus 16-bit data bus

    Simple Microprocessor Design (alu.vhd) ALU has functions of bypass, addition and subtraction

Control Unit VHDL structural modeling (ctrl_unit.vhd) composed of Controller, PC, IR, multiplexor

    Program Counter (PC.vhd)

    Instruction Register (IR.vhd)

    Big multiplexor of control unit has four 16-bit inputs and one 16-bit output(bigmux.vhd)

    VHDL FSM of control unit (controller.vhd) Controller (control logic plus state register)

memory 256*16 (8 bit address , 16 bit data (memory.vhd)

Simple Microprocessor (microprocessor.vhd) structural modeling composed of Ctrl_Unit, Data_Path and Memory